 |
 |
 |
 |
Commercialisation
:
06/1984.
Fréquences
:
12, 16, 20, 25,
et 33 MHz.
Architecture :
CISC.
Technologie
: VLSI.
Puissance : 1.75 W.
Package
: DIP, LPGA, LQFP.
Registres : 32-bit.
Bus d'adresses :
32-bit.
Bus de données :
32-bit.
PMMU : MC68851 (externe).
FPU
: MC68881 ou MC68882
(externes).
Cache
L1 : 256k.
Cache
L2 : aucun.
Transistors
:
190 000.
Dhrystones
: 7 559 à 15 100.
MIPS : 4,3 à 8,7. |
 |
 |
 |
 |
|
• Code objet compatible avec les microprocesseurs M68000.
• Extensions des modes d'adressage pour une meilleur prise en
compte des langages de haut niveau.
• Nouveaux type de données "Champs de bits"
accélérant les applications orientées "bit"
comme la vidéo et les graphiques.
• Un cache d'instruction embarqué pour exécuter
les instructions plus rapidement.
• Interface coprocesseur au périphérique 32-Bit
- les MC68881 and MC68882 coprocesseurs à virgule flottante
et le MC68851 unité de gestion de la mémoire paginée.
• Architecture à base de pipeline d'un haut degré
de parallèlisme interne permettant le traitement de plusieurs
instructions simultanément.
• Le bus asynchrone à haute performance est non multiplexé
et entièrement 32 bits.
•
Le dimensionnement dynamique de bus supporte efficacement les
mémoire et périphériques 8-/16-/32-Bits.
• Support complet de la mémoire et de machines virtuelles.
• Seize registres de données et d'adresses 32-Bit d'utilisation
générale.
• Deux pointeurs de piles superviseurs 32-Bit et cinq registres
de contrôle d'usage spécial.
• Dix-huit modes d'adressage et septs types de données.
• 4-Gigaoctets d'adressage linéaire.
|